



Πανεπιστήμιο Πατρών
Τμήμα Φυσικής
Εργαστήριο Ηλεκτρονικής

Ψηφιακά Ηλεκτρονικά Οικογένειες Ολοκληρωμένων Κυκλωμάτων Ψηφιακής Λογικής


Επιμέλεια Διαφανειών: Δ. Μπακάλης

Πάτρα, Φεβρουάριος 2009

Περιεχόμενα


- Βασικά ηλεκτρικά χαρακτηριστικά πυλών
- Λογικές πύλες Resistor Transistor Logic (RTL)
- Λογικές πύλες Diode Transistor Logic (DTL)
- Λογικές πύλες Transistor Transistor Logic (TTL)
 - Οικογένειες πυλών TTL
- Λογικές πύλες nMOS
- Λογικές πύλες CMOS

Λογικές Στάθμες Τάσης



- V_{OHmin} = ελάχιστη τάση εξόδου της πύλης για λογικό 1
- V_{IHmin} = ελάχιστη τάση εισόδου της πύλης για λογικό 1
- V_{OLmax} = μέγιστη τάση εξόδου της πύλης για λογικό 0
- V_{ILmax} = μέγιστη τάση εισόδου της πύλης για λογικό 0
- $V_{NH} = V_{OHmin} - V_{IHmin}$
- $V_{NL} = V_{ILmax} - V_{OLmax}$

Φορές Ρευμάτων




Κατά σύμβαση, το ρεύμα έχει θετικό πρόσημο όταν εισέρχεται σε μία συσκευή (sink current) και αρνητικό πρόσημο όταν εξέρχεται από αυτή (source current).

Ρεύματα Τροφοδοσίας

- $I_{CC(L)}$ = ρεύμα τροφοδοσίας μιας πύλης για έξοδο LOW.
- $I_{CC(H)}$ = ρεύμα τροφοδοσίας μιας πύλης για έξοδο HIGH.
- $I_{CC(av)}$ = μέσο ρεύμα τροφοδοσίας της πύλης = $(I_{CC(L)} + I_{CC(H)})/2$
- $P_{(av)}$ = μέση κατανάλωση ισχύος της πύλης = $V_{CC} I_{CC(av)}$

Καθυστέρηση Διάδοσης



- t_{PHL} = καθυστέρηση διάδοσης για μετάβαση της εξόδου από 1 σε 0.
- t_{PLH} = καθυστέρηση διάδοσης για μετάβαση της εξόδου από 0 σε 1.
- t_{rise} = χρόνος ανόδου ενός σήματος
- t_{fall} = χρόνος καθόδου ενός σήματος

Οδηγητική Ικανότητα

- Fanout = το μέγιστο πλήθος των εισόδων όμοιων πυλών που μπορούν να οδηγηθούν αξιόπιστα από την έξοδο μιας πύλης.
- Το fanout μιας πύλης ορίζεται με βάση το λόγο των ρευμάτων εισόδου και εξόδου στην πύλη:



$$FO = \min(FO_H, FO_L)$$

$$FO_H = I_{OHmax} / I_{IHmax}$$

$$FO_L = I_{OLmax} / I_{ILmax}$$


- Fanin = το πλήθος των εισόδων μιας πύλης.

Resistor Transistor Logic (RTL) - NOT




- Όταν $V_{in} = L$, τότε το τρανζίστορ είναι σε αποκοπή και $V_{out} = H$.
- Όταν $V_{in} = H$, τότε το τρανζίστορ έρχεται στον κόρο και $V_{out} = L$.
- Τα σημεία της χαρακτηριστικής μεταφοράς με κλίση -1 καθορίζουν τα V_{IL} , V_{OH} , V_{IH} , V_{OL} .

Resistor Transistor Logic (RTL) - NOR



- Όταν όλες οι εισοδοι είναι στο L, τότε όλα τα τρανζίστορ είναι σε αποκοπή και $V_{out} = H$.
- Όταν έστω μία είσοδος είναι στο H, τότε τουλάχιστον ένα τρανζίστορ είναι στον κόρο και επομένως $V_{out} = L$.

Resistor Transistor Logic (RTL) - NAND




- Όταν όλες οι εισοδοι είναι στο H, τότε όλα τα τρανζίστορ άγουν και $V_{out} = L$.
- Όταν έστω μία είσοδος είναι στο L, τότε ένα από τα τρανζίστορ έρχεται στην αποκοπή και επομένως $V_{out} = H$.

Resistor Transistor Logic - RTL


- Οι λογικές πύλες RTL παρουσιάζουν ικανοποιητική καθυστέρηση διάδοσης (12ns) και κατανάλωση ισχύος (16mW) αλλά έχουν μικρά περιθώρια θορύβου (~0.4V) και μικρή οδηγητική ικανότητα (5).
- Αντικαταστάθηκαν από τις λογικές πύλες DTL.

Diode Transistor Logic (DTL) - NOT




- Όταν η είσοδος είναι στο H, τότε η διάοδος της εισόδου είναι σε αποκοπή. Το ρεύμα μέσω της άλλης διάοδος οδηγεί το τρανζίστορ στον κόρο και την έξοδο στο L.
- Όταν η είσοδος είναι στο L, τότε το δυναμικό μεταξύ των διόδων ($V_{IN}+V_D$) δεν είναι αρκετό ώστε να οδηγήσει το τρανζίστορ σε αγωγή ($V_{BE}+V_D$) και επομένως η έξοδος είναι στο H.

Diode Transistor Logic (DTL) - NOR



- Όταν όλες οι εισοδοι είναι στο L, τότε όλες οι δίοδοι εισόδων άγουν και τα τρανζίστορ είναι σε αποκοπή και $V_{out} = H$.
- Όταν έστω μία εισοδος είναι στο H, τότε το αντίστοιχο τρανζίστορ είναι στον κόρο και επομένως $V_{out} = L$.

Diode Transistor Logic (DTL) - NAND




- Όταν όλες οι εισοδοι είναι στο H, τότε όλες οι δίοδοι εισόδων δεν άγουν, το τρανζίστορ έρχεται σε αγωγή και $V_{out} = L$.
- Όταν έστω μία εισοδος είναι στο L, τότε η αντίστοιχη δίοδος εισόδου άγει με αποτέλεσμα το τρανζίστορ να έρχεται στην αποκοπή και επομένως $V_{out} = H$.

Diode Transistor Logic - DTL


- Η παρουσία των διόδων στις εισόδους εξασφαλίζει απομόνωση μεταξύ διαδοχικών πυλών με αποτέλεσμα την μεγαλύτερη οδηγητική ικανότητα.
- Αντικαταστάθηκαν από τις λογικές πύλες TTL.

Τρανσίστορ Πολλαπλών Εκπομπών




Οι λογικές πύλες TTL χρησιμοποιούν τρανσίστορ πολλαπλών εκπομπών.

Transistor Transistor Logic (TTL) - NOT




- Όταν η είσοδος είναι στο H, τότε το τρανζίστορ της εισόδου είναι σε ανάστροφη λειτουργία, οδηγεί το τρανζίστορ εξόδου στον κόρο και την έξοδο στο L.
- Όταν η είσοδος είναι στο L, τότε το τρανζίστορ της εισόδου είναι στον κόρο, οδηγεί το τρανζίστορ της εξόδου σε αποκοπή και επομένως η έξοδος είναι στο H.

Transistor Transistor Logic (TTL) - NOR




- Όταν όλες οι εισοδοι είναι στο L, τότε τα τρανζίστορ στην έξοδο είναι σε αποκοπή και $V_{out} = H$.
- Όταν έστω μία είσοδος είναι στο H, τότε το αντίστοιχο τρανζίστορ εξόδου είναι στον κόρο και επομένως $V_{out} = L$.

Transistor Transistor Logic (TTL) - NAND




- Όταν όλες οι εισοδοί είναι στο H, τότε το τρανζίστορ πολλαπλών εκπομπών βρίσκεται σε ανάστροφη λειτουργία, το τρανζίστορ εξόδου έρχεται σε αγωγή και $V_{out} = L$.
- Όταν έστω μία είσοδος είναι στο L, τότε το τρανζίστορ πολλαπλών εκπομπών βρίσκεται στον κόρο με αποτέλεσμα το τρανζίστορ εξόδου να έρχεται στην αποκοπή και επομένως $V_{out} = H$.

Transistor Transistor Logic (TTL) - NAND




Η τυπική λογική πύλη NAND αντικαθιστά την αντίσταση της εξόδου με το τρανζίστορ T4 (κύκλωμα εξόδου totem-pole) ώστε να μειώσει την αντίσταση εξόδου της πύλης.

Transistor Transistor Logic (TTL) - NAND




- **Κύκλωμα εισόδου:** τρανζίστορ πολλαπλού εκπομπού.
- Όταν μία είσοδος είναι στο L, τότε το τρανζίστορ οδηγείται στον κόρο και το T_2 στην αποκοπή.
- Όταν όλες οι εισοδοι είναι στο H, τότε το τρανζίστορ είναι σε ανάστροφη λειτουργία και επομένως το ρεύμα συλλέκτη οδηγείται στη βάση του T_2 και το οδηγεί σε αγωγή.

Transistor Transistor Logic (TTL) - NAND




Κύκλωμα οδήγησης: Οδηγείται από το συλλέκτη του T_1 και οδηγεί συμπληρωματικά τα τρανζίστορ T_3 και T_4 .

Transistor Transistor Logic (TTL) - NAND




Κύκλωμα εξόδου: Αποτελείται από δύο ενεργά στοιχεία (τρανζίστορ) ανύψωσης (T4) και καταβύθισης δυναμικού (T3) τα οποία λειτουργούν συμπληρωματικά.

Λειτουργία πύλης TTL - NAND




- Όταν μία είσοδος είναι σε κατάσταση L, τότε T1=κόρο, T2=αποκοπή, T3=αποκοπή και T4=ενεργό περιοχή.
- Τότε η έξοδος (χωρίς φορτίο) είναι $V_O = V_{OH} = V_{CC} - V_{BE} - V_D \approx 3.8V$

Λειτουργία πύλης TTL - NAND




- Όταν όλες οι εισοδοι είναι σε κατάσταση H, τότε T1=ανάστροφη λειτουργία, T2=κόρο, T3=κόρο και T4=αποκοπή (λόγω της διόδου).
- Τότε η έξοδος (χωρίς φορτίο) είναι $V_o = V_{OL} = V_{CE} \approx 0.2V$

Χαρακτηριστική μεταφοράς πύλης TTL



| Περιοχή | V_{IN} | V_o | Q1 | Q2 | Q3 | Q4 |
|-----------|-------------|-------------|-----------|-------------|-------------|----------------|
| έως το a | 0 έως 0.5 | 3.6 | κόρο | αποκοπή | αποκοπή | ενεργό |
| a έως b | 0.5 έως 1.2 | 3.6 έως 2.5 | κόρο | ενεργό | | ενεργό |
| b έως c | 1.2 έως 1.3 | 2.5 έως 0.8 | κόρο | ενεργό | ενεργό | ενεργό |
| c έως d | 1.3 έως 1.4 | 0.8 έως 0.2 | κόρο | ενεργό-κόρο | ενεργό-κόρο | ενεργό-αποκοπή |
| μετά το d | >1.4 | 0.2 | ανάστροφη | κόρο | κόρο | αποκοπή |


Χαρακτηριστική μεταφοράς πύλης TTL 7400



Οδηγητική ικανότητα και Ρεύματα


- Η οδηγητική ικανότητα μιας τυπικής πύλης TTL είναι ίση με 10.
- Όταν η έξοδος είναι σε κατάσταση L, τότε καταβυθίζει ρεύμα μέσω του τρανζίστορ T3.
 - Για $I_{ILmax} = -1.6mA \rightarrow I_{OLmax} = 16mA$
- Όταν η έξοδος είναι σε κατάσταση H, τότε παρέχει ρεύμα μέσω των R_{C4} , T4, D.
 - Για $I_{IHmax} = 40\mu A \rightarrow I_{OHmax} = -0.4mA$

Καθυστέρηση διάδοσης



- Χαρακτηριστικές τιμές καθυστέρησης διάδοσης για μία πύλη 7400 είναι: $t_{PHL} \sim 7\text{ns}$ και $t_{PLH} \sim 11\text{ns}$ (για $V_{CC}=5\text{V}$, $T=25^\circ\text{C}$ και χωρητικότητα φορτίου εξόδου 15pF).
- Η μετάβαση της εξόδου από το L στο H αργεί καθώς το T3 βρίσκεται στον κόρο ενώ το T4 μεταβαίνει στην ενεργό περιοχή.
- Η μέγιστη συχνότητα λειτουργίας είναι: $f_{\max}=1/(t_{PLH}+t_{PHL}) \approx 55\text{MHz}$.

Κατανάλωση Ισχύος




- Η στατική κατανάλωση ισχύος δίνεται από το γινόμενο της τάσης και του ρεύματος τροφοδοσίας: $P = V_{CC} I_{CC}$.
- Το ρεύμα τροφοδοσίας εξαρτάται από την έξοδο της πύλης.
- Τυπικές τιμές για μία πύλη 7400 είναι: $I_{CCH\max} = 8\text{mA}$ και $I_{CCL\max} = 22\text{mA}$.
- Δυναμική κατανάλωση ισχύος εμφανίζεται στην πύλη λόγω των αιχμών ρεύματος που δημιουργούνται κατά την αλλαγή κατάστασης της εξόδου της πύλης.

Αχρησιμοποίητες εισοδοι και πύλες


- Μία ασύνδετη είσοδος σε μία πύλη TTL συμπεριφέρεται σαν να είναι στην κατάσταση Η αλλά αποτελεί πηγή εισόδου θορύβου στο κύκλωμα.
- Οι αχρησιμοποίητες εισοδοι πυλών θα πρέπει να συνδέονται είτε παράλληλα με άλλες χρησιμοποιούμενες εισόδους είτε στην τάση τροφοδοσίας (V_{CC} ή GND).
- Οι αχρησιμοποίητες πύλες σε ένα ολοκληρωμένο κύκλωμα θα πρέπει να οδηγούνται σε κατάσταση εξόδου Η ώστε να επιτυγχάνεται μικρότερη κατανάλωση ισχύος.

Χαμηλής Ισχύος TTL – 74L




- Χρησιμοποιεί αυξημένες τιμές αντιστατών.
- Έχει το 1/10 της κατανάλωσης ισχύος (1mW) της βασικής πύλης αλλά και αρκετά μεγαλύτερη καθυστέρηση διάδοσης (33ns).

Υψηλής Ταχύτητας TTL – 74H




- Χρησιμοποιεί μειωμένες τιμές αντιστατών και ζευγάρι Darlington στη βαθμίδα εξόδου.
- Έχει διπλάσια κατανάλωση ισχύος (22mW) από τη βασική πύλη αλλά και τη μισή καθυστέρηση διάδοσης (6ns).

Schottky TTL – 74S



- Χρησιμοποιεί διόδους και τρανζιστορ Schottky.
- Κατανάλωση ισχύος (20mW)
- Καθυστέρηση διάδοσης (3ns).

Χαμηλής Ισχύος Schottky TTL – 74LS



- Χρησιμοποιεί διόδους και τρανζίστορ Schottky και μεγαλύτερους αντιστάτες.
- Κατανάλωση ισχύος (2mW)
- Καθυστέρηση διάδοσης (10ns).

Οικογένειες Πυλών TTL

PERFORMANCE CHARACTERISTICS (T_A=25°C)

| | Series 74 | Series 74S | Series 74LS |
|---|---------------|---------------|---------------|
| min V _{OH} / max V _{OL} | 2.4 V / 0.4 V | 2.7 V / 0.5 V | 2.7 V / 0.5 V |
| min V _{IH} / max V _{IL} | 2.0 V / 0.8 V | 2.0 V / 0.8 V | 2.0 V / 0.8 V |
| min I _{OH} / min I _{OL} | -0.4mA / 16mA | -0mA / 20mA | -0.4mA / 8mA |
| max I _{IH} / max I _{IL} | 40μA / -1.6mA | 50μA / -2.0mA | 20μA / -0.4mA |
| Typical propagation delay time | 10ns | 3ns | 10ns |
| Typical power dissipation per gate | 10mW | 20mW | 2mW |

| | Series 74F | Series 74AS | Series 74ALS |
|---|---------------|----------------|---------------|
| min V _{OH} / max V _{OL} | 2.7 V / 0.5 V | 2.7 V / 0.5 V | 2.7 V / 0.5 V |
| min V _{IH} / max V _{IL} | 2.0 V / 0.8 V | 2.0 V / 0.8 V | 2.0 V / 0.8 V |
| min I _{OH} / min I _{OL} | -1.0mA / 20mA | -2.0mA / 20mA | -0.4mA / 4mA |
| max I _{IH} / max I _{IL} | 20μA / -0.6mA | 0.2mA / -2.0mA | 20μA / -0.2mA |
| Typical propagation delay time | 2.5ns | 1.5ns | 4ns |
| Typical power dissipation per gate | 4mW | 20mW | 1mW |

Οικογένειες πυλών TTL

| Σειρά 54.. / 74.. | Γινόμενο Ταχύτητας- Ισχύος (pJ) | Χρόνος Καθυστέρησης Διαδόσεως (ns) | Κατανάλωση Ισχύος (mW) |
|-------------------|------------------------------------|--|------------------------------|
| ALS | 4 | 4 | 1 |
| F | 10 | 2.5 | 4 |
| LS | 19 | 9.5 | 2 |
| AS | 30 | 1.5 | 20 |
| L | 33 | 33 | 1 |
| S | 57 | 3 | 19 |
| (Βασική) | 100 | 10 | 10 |
| H | 132 | 6 | 22 |

BJT και MOS Τρανζίστορ


Πλεονεκτήματα MOS τρανζίστορ σε σχέση με τα BJT:

- Μικρότερο μέγεθος
- Χαμηλότερη κατανάλωση ισχύος
- Ευκολία κατασκευής σε ολοκληρωμένο κύκλωμα
- Υψηλή εμπέδηση εισόδου

Μειονεκτήματα MOS τρανζίστορ σε σχέση με τα BJT:


- Μικρότερη ταχύτητα
- Ευαισθησία καταστροφής από υψηλά ηλεκτρικά πεδία

nMOS - NOT




- Όταν η είσοδος είναι στην κατάσταση L, τότε το τρανζίστορ είναι σε αποκοπή και η έξοδος γίνεται H.
- Όταν η είσοδος είναι σε κατάσταση H, τότε το τρανζίστορ άγει και η έξοδος γίνεται L.
- Αντί του αντιστάτη ανύψωσης μπορούμε να χρησιμοποιήσουμε nMOS το οποίο να άγει μόνιμα.

nMOS - NOR




- Τα τρανζίστορ εισόδου είναι συνδεδεμένα παράλληλα.
- Όταν μία είσοδος είναι σε κατάσταση H, τότε το τρανζίστορ άγει και η έξοδος γίνεται L.
- Όταν όλες οι εισοδοι είναι σε κατάσταση L, τότε όλα τα τρανζίστορ είναι σε αποκοπή και η έξοδος γίνεται H.

nMOS - NAND



- Τα τρανζίστορ των εισόδων είναι συνδεδεμένα σε σειρά.
- Όταν μία είσοδος είναι σε κατάσταση L, τότε το αντίστοιχο τρανζίστορ βρίσκεται σε αποκοπή και η έξοδος γίνεται H.
- Όταν όλες οι εισοδοί είναι σε κατάσταση H, τότε όλα τα τρανζίστορ είναι σε αγωγή και η έξοδος γίνεται L.


CMOS - NOT



| Input | Outputs | |
|-------|-----------|-----------|
| | n-channel | p-channel |
| L | OFF | ON |
| H | ON | OFF |


- Η οικογένεια CMOS λογικών πυλών παρουσιάζει πολύ χαμηλή κατανάλωση ισχύος και υψηλά περιθώρια θορύβου.
- Χρησιμοποιούνται τρανζίστορ nMOS και pMOS.
- Όταν η είσοδος είναι στην κατάσταση L, τότε το nMOS τρανζίστορ είναι σε αποκοπή, το pMOS τρανζίστορ είναι σε αγωγή και η έξοδος γίνεται H.
- Όταν η είσοδος είναι σε κατάσταση H, τότε το nMOS τρανζίστορ άγει, το pMOS τρανζίστορ δεν άγει και η έξοδος γίνεται L.

CMOS - NOR




- Χρησιμοποιούνται τρανζίστορ nMOS παράλληλα και pMOS σε σειρά.
- Όταν μία είσοδος είναι σε κατάσταση H, τότε το αντίστοιχο nMOS τρανζίστορ βρίσκεται στον κόρο ενώ το αντίστοιχο τρανζίστορ pMOS είναι στην αποκοπή και επομένως η έξοδος γίνεται L.
- Όταν όλες οι εισοδοι είναι σε κατάσταση L, τότε όλα τα nMOS τρανζίστορ είναι σε αποκοπή ενώ όλα τα pMOS τρανζίστορ είναι σε αγωγή και επομένως η έξοδος γίνεται H.

CMOS - NAND





- Χρησιμοποιούνται τρανζίστορ nMOS σε σειρά και pMOS παράλληλα.
- Όταν μία είσοδος είναι σε κατάσταση L, τότε το αντίστοιχο pMOS τρανζίστορ βρίσκεται στον κόρο ενώ το αντίστοιχο τρανζίστορ nMOS είναι στην αποκοπή και επομένως η έξοδος γίνεται H.
- Όταν όλες οι εισοδοι είναι σε κατάσταση H, τότε όλα τα pMOS τρανζίστορ είναι σε αποκοπή ενώ όλα τα nMOS τρανζίστορ είναι σε αγωγή και επομένως η έξοδος γίνεται L.

Χαρακτηριστική Μεταφοράς CMOS




- Τυπική τάση τροφοδοσίας μεταξύ +3V και +16V.
- Η στενή περιοχή μετάβασης συνεπάγεται υψηλή ανοσία στο θόρυβο.
- Η τάση κατωφλίου ισούται περίπου στο 50% της τάσης τροφοδοσίας.
- Τυπικές τιμές $V_{ILmax}=0.3V_{DD}$ και $V_{IHmin}=0.7V_{DD}$.

Κατανάλωση ισχύος και Αιχμές Ρεύματος



- Η στατική κατανάλωση ισχύος είναι πολύ μικρή.
- Η δυναμική κατανάλωση ισχύος εξαρτάται από τη συχνότητα λειτουργίας, την τάση τροφοδοσίας και τις εσωτερικές χωρητικότητες ($P_D = fCV^2$).
- Κατά τη διάρκεια εναλλαγής κατάστασης, τα δύο τρανίστορ βρίσκονται ταυτόχρονα σε αγωγή με αποτέλεσμα την εμφάνιση αιχμών ρεύματος στην τροφοδοσία.

Καθυστέρηση Διάδοσης



Τυπικές τιμές της καθυστέρησης διάδοσης:

- $t_{PLH}=t_{PHL}=60\text{ns}$ (για $V_{DD}=5\text{V}$ και $C_L=15\text{pF}$)
- $t_{PLH}=t_{PHL}=25\text{ns}$ (για $V_{DD}=10\text{V}$ και $C_L=15\text{pF}$)



Οδηγητική ικανότητα

- Σε σταθερή λογική κατάσταση οι εισοδοι δεν διαρρέονται από ρεύμα (είναι της τάξης των μA) επομένως μια έξοδος θα μπορούσε να οδηγήσει απεριόριστες εισόδους.
- Το fanout περιορίζεται από την αύξηση της καθυστέρησης διάδοσης λόγω της φόρτισης/εκφόρτισης του χωρητικού φορτίου.



Αχρησιμοποίητες εισοδοι

- Οι ασύνδετες εισοδοι δεν παρέχουν ούτε Η ούτε L αλλά αποτελούν πηγές εισαγωγής θορύβου στην πύλη και προκαλούν αύξηση της κατανάλωσης.
- Οι εισοδοι που δεν χρησιμοποιούνται θα πρέπει να συνδέονται στο V_{DD} ή στο V_{SS} .



Βιβλιογραφία

1. Ηλεκτρονικά Ψηφιακά Κυκλώματα, Θ. Δεληγιάννης, Εκδόσεις Πανεπιστημίου Πατρών, 2005
2. Ψηφιακά Ολοκληρωμένα Κυκλώματα TTL-CMOS, Α. Σκόδρας, 1997
3. Σημειώσεις Ψηφιακών Ηλεκτρονικών, Δ. Λιούπης και Μ. Στεφανιδάκης, Τμήμα Μηχανικών Η/Υ και Πληροφορικής, Παν/μιο Πατρών
4. Circuit Simulator Applet, <http://www.falstad.com>

